Verilog : Вопрос 1 : 20

Сколько тактовых линий может поступать в синхронную схему? 

Варианты ответа:

1) Синхронная схема не трубет такта, ей достаточно собственных состояний 

2) Синхронная схема имеет один общий такт 

3) Синхронная схема может иметь сколько угодно тактовых линий 

4) Синхронная схема требует только один такт на каждый регистр

Сколько тактовых линий может поступать в синхронную схему? 

Варианты ответа:

1) Синхронная схема не трубет такта, ей достаточно собственных состояний 

2) Синхронная схема имеет один общий такт 

3) Синхронная схема может иметь сколько угодно тактовых линий 

4) Синхронная схема требует только один такт на каждый регистр

Какую парадигму использует Verilog? 

Какую парадигму использует Verilog? 

Для чего применяется сигнал сброса (reset)? 

Для чего применяется сигнал сброса (reset)? 

Что обозначает конструкция always @* ? 

Варианты ответа:

1) Что выходной сигнал пересчитывается при изменении входных сигналов 

2) Что выходной сигнал не зависит от выходных сигналов 

3) Что это тестовая схема, в которой нет расчета выходных сигналов 

4) Что выходные сигналы копируются с входных сигналов без обработки

Что обозначает конструкция always @* ? 

Варианты ответа:

1) Что выходной сигнал пересчитывается при изменении входных сигналов 

2) Что выходной сигнал не зависит от выходных сигналов 

3) Что это тестовая схема, в которой нет расчета выходных сигналов 

4) Что выходные сигналы копируются с входных сигналов без обработки

Различаются ли идентификаторы _address$ и _Address$? 

Различаются ли идентификаторы _address$ и _Address$? 

Укажите корректное обозначение 32 разрядной шины:

Укажите корректное обозначение 32 разрядной шины:

Какой блок программы Verilog не является синтезируемым? 

Какой блок программы Verilog не является синтезируемым? 

Дайте наиболее точное описание регистра.

Варианты ответа:

1) Класс устройств для блочного хранения информации. Имеют фиксированную разрядность, как правило кратную 8 

2) Класс устройств для хранения информации. Характеризуются аппаратной реализацией двупортового доступа 

3) Класс устройств для запоминания и хранения информации. Имеют произвольную разрядность 

4) Класс устройств для хранения информации. Характеризуются произвольным доступом по адресу 

5) Класс устройств для блочного хранения информации. Имеют фиксированную разрядность, как правило кратную 9

Дайте наиболее точное описание регистра.

Варианты ответа:

1) Класс устройств для блочного хранения информации. Имеют фиксированную разрядность, как правило кратную 8 

2) Класс устройств для хранения информации. Характеризуются аппаратной реализацией двупортового доступа 

3) Класс устройств для запоминания и хранения информации. Имеют произвольную разрядность 

4) Класс устройств для хранения информации. Характеризуются произвольным доступом по адресу 

5) Класс устройств для блочного хранения информации. Имеют фиксированную разрядность, как правило кратную 9

Какого рода бывают порты? 

Какого рода бывают порты? 

Сколько значений может принимать тип данных wire или reg при симуляции? 

Сколько значений может принимать тип данных wire или reg при симуляции? 

Выберите правильные способы комментирования:

Выберите правильные способы комментирования:

Какого рода бывают присваивания?

Какого рода бывают присваивания?

В какой элемент схемотехники синтезируется операция + ? 

В какой элемент схемотехники синтезируется операция + ? 

Синхронная схема состоит из:

Варианты ответа:

1) Комбинационных вентилей (gates) и триггеров (flip-flops)

2) Цепей (nets), триггеров (flip-flops), линий задержки (delay) и клоковых линий (clocks)

3) Комбинационных вентилей (gates), цепей (nets) и триггеров (flip-flops) 

4) Триггеров (flip-flops) и клоковых линий (clocks)

Синхронная схема состоит из:

Варианты ответа:

1) Комбинационных вентилей (gates) и триггеров (flip-flops)

2) Цепей (nets), триггеров (flip-flops), линий задержки (delay) и клоковых линий (clocks)

3) Комбинационных вентилей (gates), цепей (nets) и триггеров (flip-flops) 

4) Триггеров (flip-flops) и клоковых линий (clocks)

В чем назначение языка Verilog? 

Варианты ответа:

1) Предназначен для программирования и моделирования СБИС и БМК 

2) Предназначен для описания и моделирования электронных систем 

3) Предназначен для программирования на микроконтроллерах и ПЛИС

4) Предназначен для проектирования топологии электронных схем

В чем назначение языка Verilog? 

Варианты ответа:

1) Предназначен для программирования и моделирования СБИС и БМК 

2) Предназначен для описания и моделирования электронных систем 

3) Предназначен для программирования на микроконтроллерах и ПЛИС

4) Предназначен для проектирования топологии электронных схем

Выберите самый большой недостаток синхронной схемы:

Варианты ответа:

1) Синхронная схема работает со скоростью, определяемой критическим путем в схеме 

2) При проектировании сихронной схемы приходится учитывать задержки распространения сигнала 

3) Сихронная схема не требует синхронизации частотных доменов 

4) Синхронная схема работает быстрее и устойчивей комбинаторной схемы

Выберите самый большой недостаток синхронной схемы:

Варианты ответа:

1) Синхронная схема работает со скоростью, определяемой критическим путем в схеме 

2) При проектировании сихронной схемы приходится учитывать задержки распространения сигнала 

3) Сихронная схема не требует синхронизации частотных доменов 

4) Синхронная схема работает быстрее и устойчивей комбинаторной схемы

Что такое программа в понимании Verilog? 

Варианты ответа:

1) Последовательность инструкций, выполняемых целевой системой 

2) Множество команд, которое может быть выполнено на целевой системе 

3) Описание того или иного алгоритма, реализуемого системой

4) Описание структуры системы

Что такое программа в понимании Verilog? 

Варианты ответа:

1) Последовательность инструкций, выполняемых целевой системой 

2) Множество команд, которое может быть выполнено на целевой системе 

3) Описание того или иного алгоритма, реализуемого системой

4) Описание структуры системы

Какое ключевое слово описывает спадающий сигнал (переход от 1 к 0)? 

Какое ключевое слово описывает спадающий сигнал (переход от 1 к 0)? 

Какой язык больше всего повлиял на синтаксис Verilog? 

Какой язык больше всего повлиял на синтаксис Verilog? 

Какие ключевые слова не поддерживаются Verilog? 

Какие ключевые слова не поддерживаются Verilog?